Abstract
因應持續上升的單晶片系統複雜度 ，如何良好得進行早期驗證變成系統設計的成敗關鍵。因此，邁向更高的抽象層級，交易層級模型被提出來支援早期系統設計及驗證。尤其是多處理器單晶片，由於設計上有很多軟硬體並行的運行行為，造成其架構或者功能驗證更加複雜。理想上，應該要能夠建構交易層級模型以提供快速且精確的模擬，來支援多處理器單晶片系統的架構及功能驗證。然而，現行的時脈精準(Cycle Accurate)塑模方法由於保留過多設計細節，所以模擬速度緩慢；另一方面，時脈近似(Cycle Approximate)塑模方法由於過度簡化而不精準。為了達成快且準的模擬，這篇論文探討如何建構時脈數精準模型(Cycle Count Accurate)。我們在這篇論文中提出第一個系統化的方法建構時脈數精準的亂序匯流排模型，以及第一個時脈數精準處理器模型。實驗結果顯示，用我們提出的塑模方法，其時脈數精準匯流排模型可以比其時脈精準模型模擬速度快12倍，而時脈數精準處理器模型可以快50倍；同時我們的時脈精準數模型可以得到跟傳統時脈精準模型一樣的模擬運行結果。因此，我們的方法可以達成快且準的系統模擬以支持其架構及功能驗證。