Abstract
鐵電記憶體元件整合隨CMOS製程縮微，其電容由傳統平面發展為堆疊立體結構，製程當中面臨蝕刻與還原氣氛(forming gas)引起電性失效的問題。本研究探討適用高積集度記憶體元件之電極開發，提出含氧白金（PtOx）材料作為過渡模板的白金電極，解決傳統白金(Pt)電極不易蝕刻，側壁殘留於元件縮微時無法整合的問題，完成金屬-鐵電薄膜-金屬(MIM)堆疊電容結構整合。PtOx電極對於鋯鈦酸鉛（PZT）鐵電薄膜，其活性氧於熱處理中釋放，填補PZT與電極介面間的氧空缺，並使PZT薄膜受一壓應力，相較於Pt電極，提高殘留極化量與增加電性可靠度。在蝕刻PtOx電極中，藉由氧氣氛添加，其側壁氧化形成保護作用，可藉此得到高蝕刻選擇比，無殘留、側壁斜角大於75度的鐵電電容陣列。藉由控制PtOx電極中氧成份與功函數的提升，延滯Pt催化造成鐵電電容劣化，其漏電流機制蕭特基發射(Schotty emission)，介面缺陷與Schotty能障相關。最後，利用電子束微影製程與原子力顯微鏡檢測，完成90奈米尺度鐵電電容電性直接測量技術，其電容於90奈米尺度下仍維持高殘留極化量，並探討鐵電電容尺寸效應(size effect)，於80K低溫下，仍維持極化值。其研究成果可具體提供量產製造與標準檢驗流程供奈米級高密度非揮發性記憶體製程於次世代使用。