Abstract
在ITRS對未來0.1微米導線連接製程技術要求下（2.2???-cm的有效導線電阻率，小於12 nm厚的擴散障礙層和介電係數<2.7的介電層），對於新材料的選擇及製程之開發是必須的。本論文發展新的擴散障礙層材料nano-cluster Ta-Six並配合銅製程技術也進一步以物性證明其可行性。在本篇論文包含了銅、鉭基擴散障礙層及低介電係數材料的鍍製，並配合新研究之化學機械研磨及後研磨清洗，整合銅/多孔二氧化矽的嵌刻結構及其漏電流機制的研究。
- Title
- 銅/鉭基擴散障礙層與低介電係數材料之製程整合
- Translated title
- 銅/鉭基擴散障礙層與低介電係數材料之製程整合
- Creators
- 陳忠賢
- Contributors
- 葉鳳生 (Advisor)
- Awarding Institution
- 國立清華大學, 電機工程學系; Doctor of Philosophy (PHD)
- Theses and Dissertations
- Doctor of Philosophy (PHD), 國立清華大學, 電機工程學系
- Language
- Traditional Chinese
- Resource Type
- Dissertation