Abstract
本論文我們針對一個十四位元數位類比轉換器提出了一個數位輔助的策略，包含校正和動態元件匹配技術。傳統數位類比轉換器必須要使用很大面積的電流源來換取好的電流源匹配特性，因而增加了製造成本。在本研究中我們不是採用全部本質位元的電流源並且還會進一步去縮小最高位元部分(MSB)的電流源面積來縮小整體面積。這些因為縮小面積所造成的誤差量首先會被晶片內建自我測試系統來校正在六個最高位元(MSB)與八個最低位元(LSB)的參考電流之間的偏移量。這自我校正技術包含了一個電流比較器、偏壓控制單元和校正邏輯電路來計算並且補償這個偏移量。電路經過校正以後，接著我們使用動態元件匹配技術來處理六個最高位元(MSB)的電流源彼此之間的不匹配效應。 我們運用這個架構來實現一個十四位元每秒兩億次取樣的電流導引數位類比轉換器並且把十四位元分成6+4+4的配置。在最高的六個位元(MSB)和中間的四個位元(ULSB)我們是使用溫度計碼的電流源架構而最小的四個位元則是使用二位元權重的電流源架構。我們把這些數位輔助技術被應用在對高位元部份來降低電流源對匹配特性的需求並且還可以保持良好的頻譜線性度。這個原型使用1.8伏特的電源並且最高功率消耗為90毫瓦、最大輸出電流為24毫安培，在0.18微米的CMOS製程面積只需要0.45毫米平方。從量測的結果中，藉由我們使用的方法可以把在訊號頻率為1.43百萬赫茲且取樣頻率為兩億赫茲的情況下，無突波動態範圍(SFDR)可以從原本73.5dB被提升到82.5dB。