Abstract
由於展頻通訊所具備的特點，使得展頻通訊技術在無線通訊的應用日漸受 到重視。在本篇論文中，我們提出一個全數位式直接序列展頻通訊接收器 的架構。在此架構中，採用長度為31的Gold code做為展頻碼(spreading code)。我們使用匹配濾波器(matched filter)及判定臨界值位準自動控 制器 (automatic decision threshold level control) 快速取得展頻碼 的初始相位。此外一種稱為 sample-correlate-choose-largest的技術被 採用做為展頻碼相位的精確追蹤。這種相位追蹤的技術適合用數位電路來 實現。在尋找╱鎖定的策略方面，我們結合了以上相位同步技術的特點， 提出一種新的尋找╱鎖定策略，以提高系統的可靠度。在架構的設計過程 中，我們採用SPW軟體，驗證並評估架構的正確性與可行性。此外，在加 成性白色高斯雜訊(AWGN)通道的假設下，進行此架構的性能分析。分析所 得之性能量度提供重要的參考做為系統參數選擇的依據。最後我們使用超 大型積體電路的(VLSI)技術來實現此架構。有關硬體的規格方面，資料速 率訂為1Mbits/sec。由於展頻碼的長度為31並且採用QPSK的調變方式，因 此所傳送信號的符號速率為15.5M symbols/sec。在接收端我們使用兩倍 符號速率對接收之基頻信號做取樣處理。在硬體實現方面，我們使用 Verilog硬體描述語言及合成軟體Synopsys來驗證並合成電路。我們並使 用工研院電通所提供之0.8um cell library做為電路合成的目標。