Abstract
本論文提出一個以統計為基礎的方法來計算出暫存器轉換層級之設計的可測度。這個可測度分析的方法是由新的高階設計表示法和蒙特卡羅模擬所組成，透過隨機取樣模擬和統計模型的配合以改進誤差值和增加信心水準。我們的實驗是由一系列ISCAS'89設計和一些實際設計案例來當作測資。實驗結果指出我們提出的方法能有效的在高階設計中估計出可測度。因此程式設計師可以在電路合成之前先找出設計中可測度很低的點。
- Title
- An Efficient Register-Transfer Level Testability Estimation Technique Based on Monte Carlo Simulation
- Translated title
- An Efficient Register-Transfer Level Testability Estimation Technique Based on Monte Carlo Simulation
- Creators
- Chen, Yen-An
- Contributors
- Wang, Chun-Yao (Advisor)
- Awarding Institution
- 國立清華大學, 資訊工程學系; Masters
- Theses and Dissertations
- Masters, 國立清華大學, 資訊工程學系
- Language
- English
- Resource Type
- Thesis
- Date published
- 2010