Abstract
隨著操作在數GHz的射頻傳輸器需求日益增加，在最近幾年，無線通訊系統的技術也快速發展，不論是基頻的數位訊號處理、無線傳輸器系統架構，或是射頻前端各個電路的性能提昇，都帶給現今人們極大的方便。 過去在無線通訊系統中，射頻前端多是採用砷化鎵半導體化合物材料製造，或者是元件特性也比金氧半電晶體要來的好的雙載子接面電晶體，它們主要是擁有載子移動速度較快的特性，故許多方面特性較佳，對於需要低雜訊以及高功率增益特性的低雜訊放大器更是極有助益。然而在現實環境考量以及成本因素考量下，CMOS製程已經逐漸成為另一個主流。 本論文主在針對CMOS製程下的低雜訊放大器研究，對於在設計CMOS低雜訊放大器時的基本雜訊機制、元件雜訊特性與放大器雜訊模型進行介紹，另外還有其他諸多設計考量也包含在本論文，如穩定度、功率散逸、線性度與阻抗匹配等。再藉著由回顧同樣應用CMOS製程製作的低雜訊放大器著名文獻中，了解他們電路的特性與原理。 最後，我們設計了另一放大架構之低雜訊放大器。先敘述其操作原理，再經由電路模擬與量測，證實它可以得到穩定之直流偏壓，並且該電路具有帶通濾波之功能，適合用於接收器之第一級。又電路架構簡單，內部雜訊源亦少，因此可用於低雜訊需求並適於積體電路化。