Abstract
3D IC技術是目前各半導體廠努力開發的新技術之一，3D IC技術的優點為可同時滿足小型化、高效能、高整合等電子產品特性的優勢與好處，但其中仍有許多挑戰與不確定的製程待探討。 3D IC的製程主要著重在三大部分：TSV通道的形成與導電金屬的填入, 晶圓薄化製程, YJI 晶片的堆疊與結合，其中TSV通道的形成份是最重要的部分。 當TSV通道經由蝕刻而形成時，會因為許多因素而造成深度的不一致，與目標深度有很大的差距，所以希望找出影響的變數，並經由這些變數建立一個迴歸模型，對製程做出控制或預測的動作，使蝕刻的深度能精確的控制在目標值，這樣可以有利於提升3D IC的組裝後良率。