Logo image
EFSIM: Enhanced Synchronous Sequential Circuit Fault Simulator
Thesis

EFSIM: Enhanced Synchronous Sequential Circuit Fault Simulator

Liu, Jing-jia
Masters, 國立清華大學, 電機工程學系
1994

Abstract

偵錯模擬器 同步循序電路 組合電路 fault simulator synchronous sequential circuit combinational circuit
我們將同步循序電路的結構區分成三個區域:純粹單一事件區( R1), 純粹多重事件區(R2),和混和事件區(R3).在純粹單一事件區中的錯 誤只會在偵錯模擬的過程開始時產生單一事件,所以此一區域在偵錯模擬 的過程中可以被視為組合電路.在純粹多重事件區中的錯誤會在偵錯模擬 的過程開始時產生多重事件,在混和事件區中的錯誤會在偵錯模擬的過程 開始時產生的事件數視輸入樣本的不同而改變.在本論文中我們提出了一 個區域導向偵錯模擬器.我們用組合電路偵錯模擬器的技巧來加速同步循 序電路的偵錯模擬.我們在 PARIS上實現了兩種演算法.其中之一準確的 輸出錯誤含概率,而另一較快速的演算法則回報近似的結果.加速比率大 約和R1及R3中錯誤的百分比成線性的關係.R1及 R3中錯誤的百分比隨線 路的不同而不一樣,所以加速的比例亦和線路有關.輸出準確錯誤含概率 的演算法有1.09的平均加速比例,而另一近似的快速演算法則1.30的平均 加速比例.兩者都是和原來的 PARIS演算法做比較.另外我們也在HOPE上 設計了一個演算法,其中的無分支區域錯誤群組的方法和原來的HOPE演算 法做比較有1.10的平均加速比例.同步循序電路的結構分區也可以應用在 分散式系統中的錯誤分配的方法,已使分配到計算單元的負擔更平均,避 免有部份的計算單元計算時間過長.

Metrics

1 Record Views

Details

Logo image