Abstract
非揮發性記憶體已經是當代的主流，隨著可攜式電子產品的蓬勃發展更是不可或缺。其中「銅導電橋式記憶體 (CBRAM)」由於結構簡單，存取速度快，以及省電的特性，被認為是最有可能成為下一個世代的非揮發性記憶體元件。在本文中，首先利用電腦軟體TCAD對CBRAM進行模擬，改良元件的結構，針對CBRAM的特性做最佳化，最後將元件實作並搭配電晶體組合成一個1T1R結構的記憶體陣列，以應用在嵌入式記憶體為目標，展現它在次世代記憶體中的競爭優勢。 CBRAM 為金屬/固態電解質/絕緣層/金屬(MIM) 多層結構所堆疊而成，其中以MOS 製程所常用的銅、鎢分別用來充當上、下電極，銅原子擴散係數較高的介電材料當作固態電解質，藉由操作時給予元件適當的偏壓，在絕緣層中建立一條銅通道，使得元件可在高低電組態任意轉換。但我們也觀察到一個現象，在銅電阻絲距離固態電解質< 1nm時，由於電壓都集中在這個間隙上，產生超過10MV/cm的電場，超過絕緣層的崩潰電場並造成許多不可避免的缺陷，降低元件的操作次數。為了避免這個情況發生，我們在固態電解質層中夾了一層P-type的氧化銅當作緩衝層，不但可降低絕緣層的電場，減少上述的疑慮，還可以有效的防止銅離子擴散回固態電解質層中，改善CBRAM的可靠度。最後，為了應用在嵌入式記憶體上，我們用RTA模擬了焊接時的高溫製程進行測試，確保元件禁得起封裝時的高溫製程。