Abstract
本研究的目的在設計出一種低誤差的四象限類比乘法器。由兩個信號和與信號差兩者的平方相減等於此二信號的乘積這個關係，得知一個乘法器的功能可以由兩個加法器及一個平方差電路來完成。因此乘法器的設計工作可以分為加法電路設計及平方差電路設計兩部分。本研究是以MOS 電晶體偏壓在飽和區時電流與電壓的平方關係為基礎，利用電晶體之間電流的相加減，得出加法或平方差的關係式。據此設計出電流相加加法器、高共模輸入電壓加法器、低共模輸入電壓加法器以及一種兼具電位平移作用的平方法差電路。並聯組合這些次電路就可以得到一系列完整的乘法電路。比這些乘法電路以及已發表的乘法電路〔１２〕它們的SPICE 模擬結果，可以發現利用低共模輸乞電壓加法器與兼具電位平移作用的平方差電路組合而成的乘法器，在輸入信號小於２．５伏特時，其線性誤差只有１．４％。此外，１％的元件閘極寬長比不匹配，只會造成低共模輸入電壓加法器０．４１％的誤差，這些結果均優於目前已發表的乘法電路。