Abstract
半導體技術的進步，使得ＩＣ密度越來越高，速度越來越快。面積大之心 脈式陣列（ｓｙｓｔｏｌｉｃ ａｒｒａｙ）廣泛的使用，使晶片缺陷機 率大大提高，因此容錯的功能已經愈來愈受到重視，其中之及時自我偵錯 （ｃｏｎｃｕｒｒｅｎｔ ｅｒｒｏｒ ｄｅｔｅｃｔｉｏｎ）能力尤其 必須被發展研究。在這篇論文裡，我們提出了一種新的編碼方式名為伯格 餘數碼。這種碼是一伯格碼（Ｂｅｒｇｅｒ ｃｏｄｅ）和餘數碼（Ｒｅ ｓｉｄｕｅ ｃｏｄｅ）的混合體。一個具有同時錯誤偵錯能力的處理單 元（ＰＥ）的設計方法被提出。這個具有同時偵錯能力的處理單元的實際 線路亦被提出。所提出的設計證明對任何單一黏滯錯誤（ｓｔｕｃｔ－ａ ｔ ｆａｕｌｔ）均符合錯誤安全性（ｆａｕｌｔ－ｓｅｃｕｒｅ）和自 我測試性（ｓｅｌｆ－ｔｅｓｔｉｎｇ），而且多餘的偵測硬體和時間均 少於伯格碼系統。我們也應用伯格餘數預測（ＢＲＣＰ）檢查器於二階有 限脈衝回應（ＦＩＲ）數位濾波器的處理單元，整個濾波器陣列為一處理 器階層式（ＰＥ－ｌｅｖｅｌ）的偵錯架構，即任一處理單元發生錯誤都 可以立即由其雙軌檢查器（ｔｗｏ－ｒａｉｌ ｃｈｅｃｋｅｒ）察覺， 而達成完全自我檢查（ＴＳＣ）的濾波器系統。 The thesis presents a new code named Berger residue code. It is a hybrid of Berger code and residue code. A method for designing processing elements (PE) with concurrent error detection capability is also presented. The proposed design is proved to be fault-secure and self-testing with respect to any single fault in the PE part, and the hardware and time redundancy is less than the Berger code system. We also applied the Berger residue code prediction (BRCP) checker to the second-order FIR filter and achieve a TSC filter system.