Abstract
目前很多可攜式的系統單晶片中，非揮發性記憶體被用於儲存系統程式和預存資料庫，為系統單晶片中的一部分。快閃記憶體有可靠度問題、需使用特殊記憶體製程，複雜度高，與先進製程有3~4代的製程差距。唯讀記憶體使用邏輯製程與其他製程相容性高，且唯一大儲存容量，小尺寸、低成本、低消耗功率，高速度操作的特性，是目前講求高速度的系統晶片不可或缺的基礎功能區塊。反及閘型唯讀記憶體的特點相較於反或閘型唯讀記憶體優點在於面積小、密度高、漏電流小，待機功率小，位元線上的負載與漏電流與碼無關，功率容易被預測。 因製程微縮，金屬線與金屬線之間的距離接近導致嚴重的串音干擾效應，探討在90奈米的製程之下解決位反及閘型唯讀記憶體位元線與位元線之間的雜訊干擾、電荷分享效應及位元線漏電流所導致讀取速度降低與讀取失敗。我們提出了動態源極充放電路可以消除傳統反及閘型唯讀記憶體所不能避免發生位元線與位元線之間的雜訊干擾，電荷分享效應與位元線漏電流影響，避免因為不同的儲存資料導致待機電流大幅度的變化，且不會造成延遲增加與短路電流的發生。 記憶體細胞陣列呈現的方式是以16個細胞為一個細胞串，每一個細胞串經由專屬的選擇電晶體連接到位元線，32個細胞串連接到位元線，512條位元線的細胞陣列完成16K×16的反及閘型細胞陣列來驗證位元線已消除雜訊干擾，使反及閘型唯讀記憶體讀取速度加快，操作功率消耗與待機功率降低且具有100%編碼覆蓋範圍與最低操作電壓可降至0.31V。