Abstract
在系統級封裝設計方法中提供了在一個封裝中整合數個來自不同晶片供應商的裸晶的方案。相較於印刷電路和系統單晶片，在系統級封裝的設計方法中我們能夠獲得許多好處，像是降低開發成本、低耗電量、縮短開發時間和擁有較小的產品體積等優點。但是在系統級封裝的設計方法下也遭遇到了許多挑戰，在本篇論文中我們將討論兩個在系統級封裝設計方法下的測試議題。首先在論文中，將會探討系統級封裝的品質和成本的關係。在此部份我們會提出一個評估模型，藉此來找出在成本限制條件或是品質要求條件下的一組可行最佳解。而在決定系統的組成元件後，我們將針對系統級封裝的低組裝良率的問題，提出一個在沒有邊界掃瞄機制的晶片中測試內部連結的方法。