Logo image
Yield improvement of 3D ICs by TSV redundancy
Thesis

Yield improvement of 3D ICs by TSV redundancy

Lin, Wei-Liang
Masters, 國立清華大學, 資訊工程學系
2009

Abstract

三維基體電路 矽穿孔 冗餘矽穿孔 3D IC redundant TSV yield
用來在垂直方向連接已堆疊晶片的TSV是三維積體電路中一個重要的設計。因為只要有一根TSV損壞,就會造成整個晶片無法正常運作而被丟棄,為了提升TSV的整體良率,加入了冗餘TSV。在本篇論文中,我們為含有冗餘TSV的TSV區塊提出了一個新的結構,名為TSV-grid,這個結構特別適用於那些需要大量TSV並採用較高TSV損壞率製作技術的應用。我們也提出了一個能在三維平面規劃之前設定TSV區塊的參數並滿足TSV需求的設計流程。實驗結果顯示,這個結構確實能有效地提升三維積體電路的良率且只有些微的晶片面積增加。

Metrics

1 Record Views

Details

Logo image