Abstract
本篇論文提出一個常數測試有限場乘法器，只需要四個測試向量 (testpattern) 即可測試線上單一永駐錯誤 (Line Single Stuck-at Fault)。和王的結構[1] 比較，在單一細胞元中，面積少了兩個反相器，而遲滯少了一個反相器。所提的結構需兩種細胞元，共計m^2 個細胞元。以電晶體數目來算，面積節省率為 10%；而以最長串聯電晶體數目來算，遲滯減少率為 8%。 超大型積體電路模擬的結果，面積節省率約為 8%，而遲滯減少率為17%，此誤差主要是因所放位置，繞線，遲滯模式及雜散電容所造成的效果。由於超大型積體電路(VLSI)技術的進步，晶片愈來愈大，所以測試向量(test pattern)數目大得無法接受。因此如何使測試向量數目是一個定值，不因電路的增大而增加，已成為一個重要的課題。王[1] 提出了一個有限場乘法器 (GF(2^m) multiplier)，適合在 VLSI的應用中，但是王[1] 的架構沒有考慮到測試問題，陣列愈大，所須的測試向量愈多。所以我們針對單一永駐錯誤，設計了一個常數測試(C-Testable)有限場乘法器，不僅有測試上的優點，還能減少面積和遲滯率。最近共有三種類型的有限場乘法器被提出。一、標準基底乘法器。二、正常基底乘法器。三、對偶基底乘法器。比起正常基底或對偶基底，標準基底乘法器的複雜度較小，而且在結構上較規律，較具模組化，所以適合超大型積體電路的應用。其中常數測試 (C-Testable) 差動連級電壓轉換邏輯(DCVS) 有限場乘法器[2]，緣自於王[1] 的乘法器，且具有常數測試的優點。然而遲滯率過大，所以設法加以改進。我們提出了一個常數測試有限場乘法器，只需要四個測試向量(test pattern)，而且在結構上，每個單一細胞元(cell)，在面積上比王[1] 的少二個反相器，在時間遲滯上少一個反相器，所以在面積和遲滯率方面，有絕對的優勢。經由模擬和證明，它的錯誤偵測率高達百分之百。最大的好處在於不論這個電路變的多大，只需要這四個測試向量，就可以達到百分之百的錯誤偵測率。此外本文也設計了一個內建自我測試(Built-in Self-test)的架構，來偵測乘法器的單一永駐錯誤。