Abstract
摘要 在系統晶片(SOC)的測試上，要測試類比元件是一項極大的挑戰，類比元件和數位元件最大的不同，在於為了每個不同種類的類比元件，所需要測試的參數並不相同。另外在SOC中這些元件都在系統晶片中。所以我們選用內建自我測試(BIST)的方式，來增加可控制性(controllability)和觀察能力(observability)，以及減少自動測試儀器的負擔，進而減少測試的花費。 我們提出了一個內建自我測試的方法，來測試類比至數位轉換器(ADCs)的一些參數。這些參數包括：偏移誤差(offset error)、增益誤差(gain error)、差異非線性(differential non-linearity)、整體非線性(integral non-linearity)和取樣頻率(sampling rate)。透過測試這些基本的參數我們可以驗証類比至數位轉換器的基本功能。我們的方法不需要許多準確的參考電壓，如果在系統晶片上有處理器存在的話，更可以利用處理器取代BIST架構中的控制單元來節省面積。 偏移誤差、增益誤差、差異非線性和整體非線性的測試是利用一個負向斜波訊號當作類比至數位轉換器的輸入，先計算在此負向斜波訊號週期共要取樣多少次，利用公式就可計算出預期能容許誤差的值，等待第二次送出負向斜波訊號時，在ADCs的輸出code轉換時即可得知實際code轉換的時間，控制單元就可判斷ADCs的參數是否超出了容許誤差。而在取樣速度的測試方面，是利用ADCs能轉換電壓的最大和最小值當成我們測試的輸入訊號，透過這個方式，我們使得ADCs內部的電路在二種極端的狀態下做轉換，如此可得到較為正確的取樣頻率值。 我們用八位元(8-bit)的類比至數位轉換器，在台積電(TSMC) 0.35um 1P4M的製程模擬。在5V電源操作下的八位元類比至數位轉換器，偏移誤差、增益誤差、差異非線性和整體非線性準確度和測試時間有關，當測試時間愈長準確度愈高。並且針對BIST架構中的面積增益(area overhead)的問題，若當系統晶片中存有處理器，我們可以利用此處理器，來取代BIST架構中的控制單元。在這篇論文中提出了一個有效且可實行的BIST架構，在這個架構之中，並不需要許多準確的參考電壓，且提出了如何有效的測試ADCs的取樣速度。