Abstract
論文摘要 本論文主要介紹混頻系統的各種架構與特性，並以研究和設計CMOS降頻混頻器為主。 我們採用Gilbert cell做為降頻混頻的單元，利用後級放大器的Gain-Bandwidth限制以濾除高頻項，同時提高轉換增益。在TSMC 0.35μm-CMOS的製程下，我們將操作偏壓訂定為2.2伏特以降低消耗功率。 最初設計的單輸出埠後級放大器主要適用於HMIC（Hybrid Microwave Integrated Circuits）。模擬上，在射頻1.8GHz、中頻250MHz的操作頻率下，我們可以得到-16dBm的IIP3值、28.08dB的電壓轉換增益、以及9.7356mW的消耗功率（不含50Ω輸出負載）。 之後設計的雙輸出埠後級放大器主要適用於MMIC（Monolithic Microwave Integrated Circuits）。模擬上，在射頻1.8GHz、中頻250MHz的操作頻率下，我們可以得到-2dBm的IIP3值、18.38dB的電壓轉換增益、以及9.7323mW的消耗功率（不含50Ω輸出負載）。 量測上，我們採用印刷電路版（PCB）高頻量測。為了量測方便起見，我們選擇單輸出埠降頻混頻電路做為量測樣本。在射頻1.8GHz、中頻150MHz的操作頻率下，我們可以得到-2.6dBm的IIP3值、-23.5dB的功率轉換增益、以及15.4mW的消耗功率；在射頻1.8GHz、中頻250MHz的操作頻率下，我們可以得到-0.6dBm的IIP3值、-25dB的電壓轉換增益、以及15.4mW的消耗功率。 由於量測轉換增益的失敗經驗，我們設計了一級驅動電路去做輸出阻抗匹配以改進後級放大器的缺點。由於今後的研究目標是設計高頻MMIC電路，因此，我們採用雙輸出埠混頻電路再串接後級驅動電路，並同時驅動50Ω輸出負載以模擬量測結果；射頻1.8GHz、中頻150MHz的操作頻率下，我們可以得到-9.5dBm的IIP3值、13.48dB的功率轉換增益、以及9.7323mW的混頻電路消耗功率與25.8mW的驅動電路消耗功率（含50Ω輸出負載）。