Abstract
目前OC-192已屬成熟技術並被廣泛使用於網路設備，而隨著頻寬需求量的增加，末端使用者對高速記憶體的需求更形重要。Optical Internetworking Forum已經制定OC-768的規格，IEEE也正對40Gbps與100Gbps 應用於乙太網路做準備，預計於2010年能完成規格撰寫。由此可知目前世界發展趨勢將需要更快速的傳輸設備，而隨著傳輸速度的進步，勢必得有更快速的儲存設備，整體效能才可同步提升，因此我們針對此一需求設計超高速先進先出佇列，為目前領先業界全球第一個採取結合DRAM及On Chip Memory方法的40Gbps佇列，整合低速元件成為高速系統，且符合國際標準，可立即應用於現有SONET系統規格，若能在規格出來前將此系統完成，相信對台灣學術界與產業界是個重要貢獻。 在本篇論文中，將使用可程式化邏輯閘陣列晶片( FPGA)與DDR SDRAM， FPGA裡雖有速度可達40Gbps的記憶體，但容量大小僅有Mega-bit等級，而DDR SDRAM速度相較之下較慢，但容量可達Giga-byte等級，利用輪流分配的方法巧妙結合兩者相反特性，並以bank-interleaving方式將DDR SDRAM流量最大化，即可實作出一個速度可達40Gbps、容量可達Giga-byte等級的超高速佇列，不僅速度快且容量大。本論文首先將會簡介此超高速佇列的理論架構，接著再詳述實作的設計流程，最後將實作結果應用於SONET平台測試，針對結果作說明與討論，並於最後附上記憶體相關控制訊號與實作區塊電路圖。 關鍵字：高速交換機、先進先出佇列、緩衝記憶體管理、bank-interleaving