Abstract
我們提出一個適用於以平臺為基礎的三維積體電路的分割方法。 此方法採用階層式設計架構，用以降低設計複雜度、減小可能結果的存在空間、提高設計效能。此方法針對不同製造數量的應用，建立一個適用於各應用的平臺，以達到降低製造成本的目標。此方法將平臺及各應用餘下的部分，更進一步分割成多層晶片。我們採用的成本模型會將矽智財費用、穿層導線的成本、晶片製造的成本、一次性工程費用納入考量。此方法中，使用者可自行定義的項目包含分割後平臺的晶片數、單層平臺晶片的面積、各應用的製造數量。我們的方法有效的降低數個應用的整體設計製造成本。