Abstract
經文獻上的探討分析，我們可以瞭解到，利用鐵電薄膜（如BST、PZT）或high-k材料的高介電常數的特性，是取代目前SiO2薄膜製程的最好方式。不過當我們以介電常數為選取材料的考量時，還有很多其他的原因需要去克服，本論文的即是以TiO2為介電層，並對TiO2的各項特性進行研究討論 ， 在製程上已有發展出了很多方法像Sputtering 、MOCVD等，本實驗是以磁控濺鍍法來沈積TiO2薄膜，其沈積壓力約在5’10-3torr，再經由750oC的氧氣熱退火處理，以金為上電極製作出MIS(Metal/Insulator/Silicon)的電容結構，不過在Si上的製程時常有介電常數不是很高的現象，除了一般因薄膜較薄所引起的尺寸效應外，由二次離子分析（SIMS）的分析，可以知道在Si與TiO2的介面上有著一層薄薄的過度介面層，一般文獻上的探討是將這層當作是SiO2，經由分析可知此過渡層約在35~50A。因此我們可以得到TiO2的相對介電常數，在我們所製造的薄膜約有20~50。 利用橢圓分析儀可得到TiO2的薄膜光反射率約在2.3~2.5間；在晶格結構上，經過X-Ray的繞射分析，可看出並沒有很明顯的峰值（peak）變化，在晶格結構上應算是非晶的結構(amorphous)；在漏流電流的探討上，利用延遲時間的分法可以瞭解到極化電流的影響，在TiO2上並不會算是很大，其在聚積區的介電崩潰電場約在3.2MV/cm。 在探討漏電流機制上，我們可以瞭解到在TiO2薄膜中，是呈現Poole-Frenkel效應的漏電流機制，利用變溫的方式可以求得其donor trap levle約在0.48eV，動態介電常數約6.37，與光反射率2.5的平方6.25相差不大。利用熱發射的漏電流機制，我們可以藉由不同的溫度變化求得TiO2與Si之間的能障高度（barrier height）約在0.82eV。與一般文獻的瞭解相去不遠。如此即可解釋為何在薄膜的漏電流分析上，在正負的偏壓下會呈現不對稱的現象。 利用電導法的方式去求介面態電荷密度，可知道TiO2和Si間的介面態電荷密度約3.6’1012，cm-2ev-1，對於應用的條件來說還是是太高了，可能是由於彼此之間的鍵結並不是很理想，所以若想要以TiO2去取代SiO2而成為下一代的氧化層材料這將是一個很重要的問題。