Abstract
超大型積體電路設計日趨複雜的情形，已非往日祇用人工就能完成如此龐大的系統，因此就必須藉助於電腦輔助設計工具。但目前的電腦輔助設計工具仍無法很有效率地滿足積體電路設計者的要求，所以我們想建立一套整合性的設計系統，內含種種能自動設計數位訊號處理元件的工具，能幫助積體電路設計者在短時間之內完成更大的晶片。此論文是這系統的第三個工具，前二者是有限脈衝響應濾波器（FIR ）和無限脈衝響應濾波器（IIR ）。因為乘法器在數位訊號處理，通訊與科學計算的應用是非常重要，所我們發展專門用來設計”位元細胞式陣列乘法器”的設計工具。此類乘法器包括”位元串列式”（b-it-serial ）、”位元並行式”（bit-parallel）和最近才被提出的”區塊式乘法器”（block multiplierr ）。我們利用位元細胞式陣列架構和時空轉換（spacetime transformation）的理論，來解決乘法器的設計問題，並提高它的性能，使積體電路設計者有更多的選擇機會。並減少在設計上、建造上與執行時的花費。因為這工具是屬於高階工具且有非常容易使用的介面，所以積體電路設計者祇須指定乘數與被乘數的位元長度、乘法器的型式與生產量（throughput）的範圍。接著系統就會自動產生符合要求的乘法器電路描述檔，此檔並可經由軟體模擬來確定硬體設計無誤。此電路描述檔是隨後積體電路佈圖的樣本。