Abstract
近年來VLSI設計正邁向SoC的世代，使得降低電路中的功率消耗變成很迫切去達成的目標，因此有許許多多低功率的設計技術不斷被發展出來。低功率的設計主要根據 這個方程式，從降低方程式中的參數以實現降低功率消耗的目的。電路中功率的消耗還存在了突波功率和漏電功率兩方面之消耗，其中又以突波的功率消耗影響是較為顯著。然而本論文將朝向降低突波功率的消耗去設計，以達成降低功率的設計，為了完成此設計我們提出一套設計流程，將原本同步輸入訊號轉變為非同步輸入訊號的技巧。 當在電路設計中如果使用此非同步輸入的技巧後，可以有效去減少突波的產生來達成降低功率消耗之設計，此外不用去改變原始電路之結構，而且所需的額外硬體電路非常少，只需要簡單的緩衝器電路即可完成。另外，我們也將此技巧應用於更多的電路中，以確保此技巧的可行性。然後再去做比較與分析探討，如果我們將同步輸入訊號轉變為非同步輸入訊號後，可以降低電路中多少的功率消耗。最後把這一套技巧中的每個步驟去做整合與自動化，可以使我們節省掉許多設計上所要花費的時間。