Abstract
在這篇論文，我們提出如何運用局部轉換 (local transformation) 對FPGA的電路再重新合成以達到低耗能的目的。我們利用SPFD (set ofpairs offunctions to be distinguished) 表示每個訊號的函數允許度(functionalpermissibility)，根據此資料我們可以找到許多可允許局部轉換的選擇，接著引用有限輸入訊號轉變的功率消耗模型 (finite-input transition powerdissipation model) 以評估各種局部轉換對功率消耗(power issipation)的影響，我們會根據此評估去挑選最好的選擇。實驗結果顯示電路在經過重新合成後可減少平均8.87%的功率消耗。 本篇論文分為六章，第一章為簡介，內容介紹FPGA的優點及功率消耗對電路的影響，而我們將針對FPGA電路，利用區域轉換以改變電路的結構，使整體電路的功率耗能降低。第二章為相關著作的研究，在不同的設計階層都已提出許多功率最佳化的技巧，而在邏輯階層中包含了技術獨立的製成階段和映成技術階段，最近又在映成技術之後提出了邏輯轉換的技巧。在技術獨立階段，我們考慮如何降低訊號的轉變活動，因若訊號的轉變活動降低，則整體的功率耗能也隨之下降。而在映成技術階段，我們可在分解和covering步驟對功率做進一步的最佳化。而邏輯轉換則是將已映成的電路做重新建造以得到耗能最低的電路結構。第三章介紹如何建立有限輸 入訊號轉變的功率消耗模型，進而估計電路的功率耗能。第四章介紹如何計算每個訊號的SPFD及如何運用SPFD得到所有可能局部轉換的選擇，而後，根據有限輸入訊號轉變的功率消耗模型，計算每種選擇對功率的影響，我們提出了幾種方法作為選擇的依據。第五章為實驗結果，比較功率耗能及電路結構的變化。第六章為結論。In this thesis, we present a method to re-synthesize an LUT-based FPGAdesign for power reduction by local transformations.Set of Pairs ofFunctions to be Distinguished (SPFD) whichexpress functional permissibilityof each signal are utilized toperform local transformations of a circuit.Since there may existmany possible local transformations in a circuit, anefficientpower estimation tool is needed. To that end, the finite-input(FIT)power dissipation model will be used as our power estimationtool to evaluatethe effect of each local transformation on thepower consumption.Experimentresults show that our method canreduce power consumption about 8.87%on the average.