Abstract
本篇論文中我們提出一個新的方法(Net distribution algorithm)來減少自動積體電路元件產生系統所產生之元件中的繞線區域(Routing regions) 部份所佔的面積到最少。我們將繞線問題(Routing problem) 分為三個步驟：一. 劃分繞線區域(Routing regions definition)；二. 繞線分佈(Net distribution)；三. 繞線(Detail routing)。經過第一個步驟整個元件被劃分為五個繞線區域，接著第二個步驟將線路 (Net)分配至這五個繞線區域中來繞，第三個步驟將線路接好。對整個積體電路元件產生系統而言，第二個步驟是非常重要的。因為它與第三個步驟的關係非常之密切，如果做得不好將使第三個步驟難以完成。甚而使零件的面積變大乃至無法產生最後的結果。論文中提出了新的方法來解決第二個步驟的繞線分佈問題。我們最主要的目的是降低積體電路元件中元件之高度而使零件所佔的面積減少。我們的做法如下簡述，首先選出一些線路繞在電晶體擴散區域 (Diffusion islands)上。接著指定一些特定的線路 (Net)放在兩排電晶體擴散區域之間(Middle channel)繞線。再將剩下的線路分配到上繞線區域或下繞線區域(Top channel or Bottom ch-annel)。我們將上述之繞線分佈問題轉換為整數線性規劃問題(Integer Linear Pro-gramming Problem) 並解繞線分佈問題所轉成之數線性規劃問題。最後解得到繞線分佈的結果，交給繞線器(Router)做繞線的工作。