Abstract
當浮動式閘極結構之快閃記憶體無法滿足元件微縮的發展時，SONOS-type是取代浮動閘極結構的熱門候選者之一。但是，以氮化矽為電荷儲存層之SONOS快閃記憶體發展到次微米以下時並無法再以降低穿隧氧化層的方式來提高寫入速度，故有很多文獻將以高介電係數材料來取代氮化矽來當作電荷儲存層，但此時面臨到的考驗將會是電荷保持力的持久度。 本實驗將利用不同高介電係數材料以及氮化矽將以堆疊的方式堆疊出電荷儲存層，研究主要是利用不同材料具有不同的特性，配合堆疊式的結構，藉著電荷陷阱密度的多寡、材料結晶溫度的高低、能隙大小的改變、K值影響分壓的不同、陷阱能階的深淺等種種原因，利用能帶工程堆疊出最恰當的電荷儲存層。 由實驗結果得知，不同Hf/Al組成比堆疊出的電荷儲存層，以先疊Al成分較高的，再疊Al成分低的，這樣的堆疊形成電荷儲存層會有較佳的元件效能。以能隙觀點來看，先疊能隙較大的組成比(Hf/Al=1/4)，再疊能隙較小的組成比(HfO2)，可使得元件效能提升。 同樣的，堆疊式電荷儲存層結構採用先疊氮化矽，再疊高介電係數材料HfO2可使得元件效能提升。實驗F-N穿隧寫入機制將使用F-N Tunneling與Trap-assisted Tunneling來加以說明。