Abstract
摘要 隨著電晶體的特性改善，尺寸也同時越來越小，在未來應用在CMOS元件技術中等效氧化層厚度(EOT)甚至被要求縮小到1.0 nm以下。因此使用high-k材料來減低漏電劉,但即便使用high-k材料仍會遇到一些技術性的困難，例如像charge traping和遷移率惡化…等問題。 因此，希望藉由使用介面處理以及能提供高遷移率通道的含鍺半導體材料來克服上述的因素；因為在載子遷移率中，以純鍺本身對矽而言，電子提升兩倍至於電洞可以提升至四倍，故對於元件傳輸可以大大得到改善。但是由於鍺的不耐高溫在400℃下產生易揮發的氣體且容易水解，對於元件的電特性會degradation，所以勢必要用其它鈍化方式來抑制鍺擴散並且維持含鍺通道元件的電特性。 為了提升含鍺通道元件特性，本論文一開始使用UHVCVD週期性堆疊矽鍺虛擬基板，其後在基板上用ALD沉積HfO2作為介電層，並在上面鍍上1nm的Ti Cap。週期性的矽鍺堆疊可得一濃度高的矽鍺通道，且此元件的基板介面特性與矽基板相似，可和傳統Si元件的製程相容。在載子遷移率部分，使用矽鍺堆疊之虛擬基板的元件也有得到改善，我們發現在矽鍺堆疊結構之PMOS載子遷移率會比純矽基板下來的好。 有HfO2的元件在Subthreshold Swing部分為84mv/dec，在EOT的部分也可控制在1nm左右，而其他基本電性如Gm, Id等也以單層HfO2的元件較佳。 接著繼續使用UHVCVD堆疊矽鍺虛擬基板，並在矽鍺虛擬基板上作參數調變。首先對矽鍺重覆堆疊於氮化鉿(TaN)元件進行研究，期望利用不同矽鍺堆疊的厚度來提升其元件基板的鍺濃度，以提升載子遷移率。接著為了進一步得到提升元件電特性與可靠度，針對ALD成長之HfO2為介電層，除了使用不同矽覆蓋層的厚度的方法，也使用電漿浸潤式離子佈植(PIII)的方式，從閘極上方摻雜N至介電層中。並以2.5KeV、10分鐘下操作，使元件可靠度能得到進一步的提升。