Abstract
隨著超大型積體電路輔助設計（VLSI CAD）日益進步，矽編譯器（Silicon compiler）的研究價值益受重視。本論文旨在探討矽編譯器中，資料電路配置問題（Data Pa-th Allocation problem ），目的在於將一個以VHDL描述的高階程式硬體化，且希望以最少的硬體設備來完成。本論文以圖學理論（graph theoretic ）來解此問題，首先，將資料電路配置問題（Data Path Allocation problem）分成三部份，一．運算元分配（operation assig-nment ）；二．暫存器配置（register allocation ）；三．連線配置（connectionallocation）；第一和第二部份，以二元比對法（bipartite weighted matching ）求解，將可以得到一個使暫存器數目最少的最佳解；第三部份則利用一個較直覺的解法（heuristic ），可求得一個接近最佳的解。在此之前已有許多國內外學者研究矽編譯器方面的問題，譬如，Facet ，Hal ，Spl-icer，Real等系統，若以我們的結果與之比較，不難發現，在速度上和成果上，都有較佳的結果，由此研究可以肯定以二元比對法（bipartite weighted matching ）解資料電路配置（Data Path Allocation）是一個很好的選擇。