Abstract
我們將著手把主動功因修正器線路積體化(integrated circuit)。我們將使用TSMC 0.6 m SPTM CMOS的低壓製程來製備磁滯(hysteresis)調變功因控制IC，以及使用imec/Alcatel-Mietec 2.0 m HV HBIMOS的高壓製程來模擬定頻式脈衝寬度調變功因修正器，並比較製程的差異對線路的影響，以及佈局上要注意的地方，並且經由實驗觀察功因的改善與諧波的減少。隨著物質文明的提升，人們對於電力的需要與日俱增，然而由於環保意識的提高，所以新電廠的設立常遭受甚大的阻力，在電源開發非一蹴可及，而目前電需求持續增加的情況下，用電問題未來將是一大考驗，除了增闢電源與提倡省電之外，可以做的就是提高用電的品質。因此功因修正器是有其必要性的。 目前控制功因的方法有分主動式與被動式，被動式功因調整器其體積龐大且價錢昂貴，尚有功因改善不高(0.5~0.6)的缺點。主動功因調整器有體積小、功因高（>0.9）、便宜等等的優點。除此之外，主動功因控制器還可兼做穩壓，及調整功率輸出的功用。主動功因修正器為一整合IC(Integrated Circuit)，它有以下的優點： (a)縮小體積： IC化之後，各分離元件集中在同一個晶片上（Chip），少掉許多額外的包裝，體積上當然比各分離元件來得更小。 (b)成本降低： 在製程穩定度高，良率高的情況下，一個晶片的製作成本必然比各分離元件的成本總和來得低。 (c)操作更簡便： IC化之後，只要提供電源（單一電流）及各IC接腳各功能之接線即可運作，不用再考慮各分離元件之間的接線問題，組裝上當然比分離元件更簡便。 (d)維護方便： 當線路有問題，不必面對複雜的線路，只需直接檢查IC的訊號是否正常，可縮短維修時間及降低電機工程師的負擔。 目前商用的功因控制器是使用BJT製程，其IC本身所耗功率為1W左右。本篇論文將使用MOS製程做成的功因控制器，可以將其所耗的功率大幅下降，