Logo image
十位元每秒取樣四千萬次管線式類比數位轉換器之實現
Thesis

十位元每秒取樣四千萬次管線式類比數位轉換器之實現

周育諒
Masters, 國立清華大學, 電機工程學系所
2017

Abstract

類比數位轉換器 管線式 1.5-bit/stage 疊接式米勒補償 ADC pipelined 1.5-bit/stage caccode miller compensation
abstract hide

Metrics

1 Record Views

Details

Logo image