Abstract
在本篇論文中，提出一個適合超大型積體電路製作之位移估測法則。此法則與其硬體架構可用於降低視訊或電視畫面的傳輸資料量，此法則與OTS 法則相類似。在法則利用鄰近方塊的位移向量，使找尋範圍縮小，因而運算量，硬體上的成本和大小降低一半，但是其效能與現存方法比較並無明顯的衰減。此法則可被製成一個心臟收縮列陣式結構的即時處理器。文中，同時對影像序列給予一個數學模式，用來估測經位移補償後所能得到的改善增益量，對於經此法則補償後的剩餘誤差量，經一個簡單DPCM編碼技巧，編碼後送給接收端。為了減少影像序列中之雜訊，此法則也被設計於一個非線性的濾波器上，使得接續的編碼器能更有效的降低傳輸率。整合此可適性位移估測法則，雜訊衰減和多重DPCM編碼技巧等技術所完成的編碼器不僅可以使得傳輸率降低不超過０．５bits╱pitel ，而且所重建的影像畫質優於傳統作法。