Abstract
本論文主要研究製作奈米單電子電晶體（single electron transistor，SET）結構，在SOI（silicon on insulator）晶片，嘗試以不同方式製作結構。首先利用AFM在樣品主動區域部分，以電化學機制氧化局部p-doped Silicon，配合濕式蝕刻（wet etch）嘗試製作SET結構。第二個方式改採用電子束微影技術（electron beam lithography），在鋪有正光阻poly methylmethacrylate（PMMA）的樣品主動區域部份曝光，利用活性離子反應器（Reactive ion etcher，RIE），通入CHF3和SF6兩種氣體進行乾式蝕刻（dry etch），嘗試做出SET結構。最後的方法是以電子束微影技術，直接在鋪有負光阻hexaacetate p-methylcalix[6]arene（MC6AOAc）的SOI樣品上直接定義出SET圖案，利用乾式蝕刻，轉移光阻圖案於p-doped Si層，並將原先保留在p-doped Si層上的光阻與圖案外的p-doped Si層完全移除。最後將樣品置於高溫、乾燥高純氧氣下，以熱氧化（thermal oxidation）的方式，除縮小Si奈米直線線寬和高度外，同時於Si奈米線兩端與電極連接部份將被壓縮成比其他部分更小尺寸，此時Si奈米線兩端與電極連接部份即為SET結構。最後可製作出尺寸大小約為寬30nm以下的奈米線結構，並探討實驗結果。