Abstract
隨著超大型積體電路步入22奈米的階段，製造成本、良率、電路消耗功率、物理上的極限..等問題成為二維度積體電路的發展上的瓶頸。近年來，三維度積體電路的技術開始蓬勃發展且有效地解決傳統積體電路的各個瓶頸。三維度積體電路透過直通矽晶穿孔(TSV)的技術提高了電路效能(performance)、降低消耗功率(power consumption)、減少製造成本、增加單位面積的電晶體個數..等多項優點，替半導體產業注入一劑強心針。目前直通矽晶穿孔的製程仍然處於初期階段，在樓層規劃的階段中直通矽晶穿孔的面積仍然是不可被忽略。它位置會對效能、消耗功率、晶片溫度、良率(yield)..等因素造成極大的影響，本論文提供了兩套高效率三維度樓層規劃(3D IC floorplanner)軟體，在不同的積體電路設計階段(IC design flow)決定直通矽晶穿孔(TSV)和電路元件(modules)的位置，本實驗根據各種不同大小的直通矽晶穿孔，分別在樓層規劃階段中和樓層規劃階段後決定直通矽晶穿孔的位置，分析各種大小的直通矽晶穿孔分別適合在哪些階段來處理。