Abstract
本篇論文主要是利用計算機模擬來建立一個雜訊模型以分析埋層電耦合元件（Buriedchannel charge-coupled device ）的內部雜訊。對於一個利用電性輸入訊號的埋層電耦合元件而言，在輸出端量測到的雜訊根據不同的雜訊來源可分為（１）輸入部分的KTC 雜訊和１╱f 雜訊，（２）傳輸過程中受到本體缺陷捕捉釋放載子的影響而產生的傳輸雜訊，（３）輸出端的重置電晶體在重置過程中造成KTC 雜訊和分離雜訊，（４）在各個位能井的空乏區中熱生成的載子造成的暗電流雜訊。以往為了分析這些雜訊，必須經過精密的儀器和複雜的測量過程，在本論文中，利用空乏近似模型（D-epletion approximation model）解一維的柏桑方程式而得到空位能井中的電位分佈，再根據空乏近似模型假設入射的訊號載子可以完全將電位極大值附近的雜質離子完全中和，經過自我一致法（self-consistent method）的反覆計算之後，可以得到儲存有訊號電荷的位能井中的電位和訊號電荷的分佈，因此訊號電荷在位能井中所佔的體積和位能井中的電容便可以決定，使我們能夠利用計算機直接的去評估電耦合元件的雜訊，以尋求一個最佳的操作條件。在本論文中，除了對各項雜訊的定量分析外，對於埋層電耦合元件的載子容量也有很好的定量分析。由於高的埋層雜質濃度不僅可以提昇載子容量，而且使位井與位井間的邊緣電場（Fringe field）變大，可以幫助訊號電荷的傳輸，提昇元件的高頻響應，因此根據崩潰電場的限制（矽為５E ﹢５V ╱cm），我們得到一個埋層雜質濃度和基底雜質濃度的最佳化關係，在元件的設計上，提供一個很好的依據。另外對於各項雜訊與入射訊號量和操作頻率的關係的討論，亦可建立一個設計BCCD的準則。