Abstract
在這篇論文當中，我們提出三種不同元件結構且具有基體接觸的部份空乏式ＳＯＩ ｎ型場效電晶體來消除或壓抑浮動基體效應。我們發現，對具有接面深度較淺的低參雜濃度汲極的元件而言，當它大約百分之二十的元件寬度被用做為基體接觸後，雖然會有百分之十五的驅動電流損失，但是浮動基體效應可以被有效的消除，而且元件崩潰電壓高達5.2V。然而，對於僅有單一汲極的元件來說，必須有大約百分之三十的元件寬度被用做為基體接觸後才能有效地消除浮動基體效應，可是元件崩潰電壓僅有4V，且會有百分之二十五的驅動電流損失。對具有接面深度較深的低參雜濃度汲極的元件來說，不管有多少比例的元件寬度被用做為基體接觸都無法完全消除掉浮動基體效應。綜合上述所言，選擇具有接面深度較淺的低參雜濃度汲極結構的元件來消除浮動基體效應是最有效率的。在針對電流扭結(kink)效應的進一步研究當中發現，電流扭結電壓與基體電流之間有非常密切的關係。一開始基體電流隨著閘極電壓的增加而增大，因此欲達到足夠的電洞累積以產生電流扭結現象所須外加的汲極電壓便減小，所以電流扭結電壓變小；當閘極電壓大過基體電流的峰值發生的電壓後，基體電流隨著閘極電壓的增加而減小，因此欲達到足夠的電洞累積所須外加的汲極電壓便增大，所以電流扭結電壓變大。也就是說，在電流扭結電壓對閘極電壓的特性曲線當中有一個最小值存在。另外，從我們的實驗當中也證明了基體接觸對於電洞接收效率的好壞將會影響到其對於元件特性的改善。如果基體接觸對於電洞接收效率不佳時，ＳＯＩ元件特性會遭受嚴重的浮動基體效應的影響，這可從電流扭結電壓與基體電流的峰值發生時的閘極電壓的雙雙減小得到明證。