Logo image
多值邏輯函數成本之最簡化法之研究
Thesis

多值邏輯函數成本之最簡化法之研究

陳俊虹
Masters, National Tsing Hua University
1989

Abstract

多值邏輯函數成本簡化法合併法刪除法硬体
本篇論文提出一個有效率的多值邏輯函數之簡化法, 使此法在硬體的內部線路及輸出、輸入的部份都是真正多值邏輯的。我們根據邏輯簡化法的特性, 將它們分成幾個大類, 并且簡介一些多值邏輯函數的定義和運算。在本篇論文中提到四種電耦合元件的基本單元, 因為它們的基本特性適合于完成多值邏輯函數的硬體。我們提出一個兩層的硬體架構來支援所完成的簡化法。在本簡化法中, 首先以合并法和刪除法并用來產生所有的乘積項。合并法將所有的端點合并成幾個比較大的乘積項, 而刪除法從一個包含所有端點的乘積項中, 除去那些不必要的輸入情況。接著調整乘積項的大小以降低成本, 然后建立一個交叉索引表來記錄所有的乘積項和被包含端點的關係。由此索引表, 我們可以用分群法把它分成幾個比較小的群, 然后用位元對映法來求出所有的可能組合, 最后我們找一組最低成本的組合來完成所需要的函數。我們把本簡化法所求出的結果和Besslichˊs method及真正的最小成本比較。我們發現本簡化法對一般的簡單函數都可以求出真正的最小成本, 而對於較復雜的函數, 所得到的結果也很接近理想值。至於運算所需要時間, 比較之下也是中夠快速的。由以上的分析, 我們可以下一個結論, 本簡化法是很實用的。

Metrics

1 Record Views

Details

Logo image