Abstract
由於網際網路的多元化，通訊及多媒體的蓬勃發展，使得數位訊號處理的需求也日益增多。相對於更快速和更便宜的處理晶片將被大量的使用。而DCT(Discrete Cosine Transfer)剛好符合這樣的條件，從眾多的演算法中脫穎而出。本設計是採用省面積的New ROM-basic Look-up Table(以記憶體為主的新查表法)架構的8點1_D DCT為基礎，只需加法器、移位器及存放已知cos係數的唯讀記憶體形成累加器(Rom Accumulation，RAC)就可完成1_D DCT的運算，架構上非常簡單。我們也比較一些其他常用實現DCT運算的方式，確實我們的設計在面積及成本上有所改進。在配合實現兩個控制器去控制2_D RAM及3_D RAM的讀與寫可擴充成三維運算，控制整個1_D、2_D、3_D DCT的運算流程。用兩個控制器的原因是為了提高硬體的效能，當我們只做2_D 運算時就不須啟動第二個控制器以減少功率的消耗及控制器上設計可以較為簡單，使得實現時較不會有複雜的繞線且時序上不容易出錯，最後加上一多工器去選擇所要的運算結果形成一顆多維的處理晶片