Abstract
近幾年來，乖法器已經引起廣泛的研究。乘法運算一般可分為定點及浮點的運算，然而浮點運算的核心部份：假數的運算仍屬於一定點之運算。再加上對速度要求的提昇。因此，本篇論文便只探討「定點的平行乘法器」。目前已經有一些平行乘法器的線路像標準的列陣乘器法（Standard array multipl－ier ）分路乘法器（Split－sum addition array multiplier）、冗式乘器法（Re－dundant binary array multiplier ）……等等。這些平行乘法器都致力於降低「最長延遲」（Worst case delay）。然而，我們在研究中卻發現事實上多半的乘積在這最長遲延之前都已經出現了，因此，我們便提出一個適應性遲延（adaptive delay）的構想，當正確的乘積出現時，便能及時地告訴外界，以使外界能在最早的時刻便可取得正確的乘積，進而提高乘法器的平均速度及效率。我們由適應性遲延加法器的設計著手，再將之應用於各種平行乘法器，在ELOGS 邏輯模擬中充份地顯示了這個構想的正確性及可行性，因為這樣的作法中額外需要的硬體數並不多，卻明顯地減少了平均運算的時間，且增高了乘法器的效率。