Abstract
隨著半導製程設計規格不斷地縮小，RC效應對於元件速度的影響也愈來愈大，為了降低元件整体電阻，製作出尺寸更小的積体電路元件，就必須利用自我對準矽化物(Salicide)作為接面(Juntion)與連接導線間的接觸層(contact layer)，而現今有用於半導体製程中的矽化物為矽化鈦。由於在製程中不論多好的設備均避免不了界面污染的問題。因此我們研究的目的，就是希望了解這些污染物對矽化鈦薄膜形成的影響，進而找出適合製程中的可能解決方案之依據。本實驗是利用自行建立的真空的鍍膜系統，於不同厚度的界面氧化層與界面氮化層的Si ( 0 0 1 )方向基板上濺鍍35nm厚的純鈦薄膜，然後再經後續的快速熱退火(rapid thermal annealing；RTA)處理，觀察界面氧化層與氮化層對矽化鈦形成之影響。I. 不同界面氧化層厚度對鈦矽反應的影響初鍍鈦膜織構（texture）的從優指向對不同厚度的界面氧化層基板十分敏感，當基板界面無氧化層時，初鍍鈦膜無從優指向，隨著基板界面氧化層厚度變厚至41A時，鈦薄膜的從優指向則為Ti（0 0 2）。試片經過第一段快速熱退火(700℃；20sec)後，以TEM觀察試片發現，界面無氧化層的試片，膜與Si基板的界面較平整，高低差約為50A左右，而41A界面氧化層的試片，界面較不平整，且界面上的氧化層會在快速熱退火過程中形成顆粒狀的氧化物，而殘存膜中。另外在41A界面氧化層的試片觀察到stacking fault條紋，因為C49 TiSi2，a與c軸長度接近，所以a、c互換而形成stacking fault。試片經過第一段快速熱退火與第二段快速熱退火(900℃；10sec)後，在厚界面氧化層試片(34和41A)，如果依照自我對準矽化物製程，在第一段快速熱退火後的試片，會先以化學浸蝕法(H2O : H2O2 : NH4OH = 5 : 1 : 1, 65℃, 90sec)去除表面上由殘純的鈦、氧和氮所形成的表面，然後再進行第二階段快速熱退火，則形成的C54膜會變的不連續，這是因為厚界面氧化層試片，經過第一段快速熱退火後，界面上的氧化層會形成顆粒狀的氧化物，所以在厚界面氧化層試片，並沒有在第一段快速熱退火後進行化學浸蝕法，而在第二段快速熱退火後進行化學浸蝕法。界面無氧化層試片經過第二段快速熱退火後，形成的C54 TiSi2相並無從優指向，經橫截面電子顯微鏡觀察試片發現，C54膜與Si基板界面平整，界面上並沒有Moire條紋，顯示C54膜與Si基板的接合面為原始的基板表面。界面41A氧化層的試片經過第二段快速熱退火後，所形成的C54 TiSi2相有C54 ( 0 4 0 ) // Si ( 0 0 1 )的從優指向出現。利用X-ray的極圖分析發現C54 TiSi2相與Si有磊晶關係，其磊晶關係如下：C54 ( 0 4 0 )、[ 0 0 1 ] // Si ( 0 0 1 )、[ 1 1 0 ]C54 ( 0 4 0 )、[ 1 0 1 ] // Si ( 0 0 1 )、[ 1 1 0 ]因為XRD極圖量測時的解析度並非很好，所以我們利用降低XRD的狹縫，以提升其解析度作β-sacn，得到其磊晶關係為：C54 ( 0 4 0 ), [-1 0 2 ] // Si ( 0 0 1 ), [ 1 0 0 ]C54 ( 0 4 0 ), [ 1 0 1 ] // Si ( 0 0 1 ), [ 1 1 0 ]而我們對此試片進行 (plane-view)的TEM觀察，也發現如上的其磊晶情形。當我們使用XRD的θ-scan (Rocking Curve)對試片進行分析時發現，C54 ( 0 4 0 )面並沒有完全平行Si ( 0 0 1 )，而是約有為2.7°的傾斜角，且C54 ( 0 4 0 )面較易往Si ( 1 1 0 )方向傾斜。然而經過橫截面高分辨電子顯微鏡進一步的分析，發現較多數的晶粒其與Si的磊晶方位為：C54 [ 1 0 0 ], ( 0 2 -2 ) // Si [ 1 -1 0 ], ( 1 -1 -1 )經過計算，C54 ( 0 4 0 )面與Si ( 0 0 1 )有6°的傾斜角。另外在橫截面高分辨電子顯微鏡相片中，可觀察到在C54膜與矽基板間有一層Moire區域，顯示C54膜與Si基板的接合面以非原始的基板表面，所以在退火過程，Si擴散進入Ti膜中並非等向性的擴散。此Moire條紋為兩個Si ( 1 -1 -1 )面與三個C54 ( 0 2 -2 )面所組成，經計算 dSi ( 1 -1 -1 )與dC54 ( 0 2 -2 )的面距形成一簡單整數比，d值誤差僅為0.14 %。在很多文獻中有提及，當兩晶體接合時，面距成簡單整數比的關係，可使接合能量達到一較低值，而形成的界面能較低，如此結果較容易形成磊晶。文獻顯示C54 ( 0 4 0 )並非只是特殊情況下出現，因為在不同的製程方式、不同的基板或不同的退火條件下都會形成C54 ( 0 4 0 )的優選方向，所以C54形成時，C54 ( 0 4 0 )有較佳的表面優選方向，當C49轉換成C54時，C54 ( 0 4 0 )優選方向會使其薄膜有較低能量。但從橫截面高分辨電子顯微鏡中觀察到C54 ( 0 4 0 )面與Si ( 0 0 1 )有6°的傾斜角，但在XRD θ-scan中只觀察到約2.7°的傾斜角，會造成如此的差異，可能因為C54 ( 0 4 0 )面要盡量朝向表面，如此有較低的表面能，而且C54 ( 0 2 -2 )面又要平行Si ( 1 -1 -1 )面，如此有較低的界面能，在此兩種力量拉扯下所造成的結果。另外我們還發現與Si基板形成磊晶的晶粒有很大的應力存在。II. 不同界面氮化層厚度對鈦矽反應之影響不同厚度的界面TiN層對初鍍Ti膜的從優指向有很大的影響，無界面TiN層的試片有Ti ( 0 0 2 )的從優指向，而Ti膜的從優指向隨著TiN層的厚度而減少，此結果與前段所述並無衝突，因為為了比較界面氮化層的影響，所以當製作無界面氮化層試片時，試片也加熱到350℃，等其冷卻至100℃時再進行鈦膜的鍍膜，由於真空中少許的氧與水氣，所以在加熱過程使Si基板表面氧化，而造成Ti ( 002 )的優選方向，經過橫截面高分辨電子顯微鏡的觀察，發現界面上有氧化層，其厚度約為10A不同界面氮化層的試片經過快速熱退火後，可觀察到在840℃；20sec的情況下退火，所有試片的電阻值均非常低，已經接近C54的薄膜電阻值，代表在此種條件下進行快速熱退火，就算是界面氮化層已厚到50A，矽也可以突破界面氮化層而擴散進入鈦膜之中與鈦反應形成C54相。另外薄膜電阻隨界面氮化層厚度的增加而增加，這是因為TiN溶入薄膜之中所導致。比較有趣的現象為在700℃；20sec的條件下進行快速熱退火，其薄膜電阻值已不同於760℃、20sec或840℃、20sec的情況，電阻值在界面氮化層2min的情況下達到最高點。由X-Ray的結果得知，經過700℃；20sec的快速熱退火後，界面無氮化層的試片都已經形成C49 TiSi2相，界面氮化層厚度為8A以上的試片會阻礙C49 TiSi2相的形成。經過橫截面高分辨電子顯微鏡進一步的分析，界面氮化層厚度為8A的試片會形成兩層結構，內層接近於非晶質結構，這是因為鈦矽反應時，矽的擴散速率較鈦快而形成的，外層還保留著初鍍膜的鈦柱狀結構，且可觀察在膜與矽基板間有一些析出物與矽基板形成的Morie條紋，所以C49相的析出是在產生界面，而界面氮化層厚度為16A的試片，其結果與界面氮化層厚度為8A的試片類似，而當界面氮化層厚度為50A時，由其結果顯示會完全阻止Si擴散進入鈦膜中。