Abstract
本論文中主要針對直接降頻接收器(Direct-Conversion Receiver)架構中混波器進行設計與研究，並透過對元件特性的研究、電路的分析以及頻率的轉換原理來增進此架構中混波器的效能，降低因直接降頻所造成對訊號的干擾。並藉由CIC以及實驗室RFIC高頻量測系統來進行電路特性的量測。 在混波器的設計方面，我們採用TSMC 0.35um BiCMOS以及TSMC 0.18um CMOS的製程。電路架構以Gilbert Cell為主體，再加上一些電路的變化來達成WCDMA系統中的規範。 0.35um BiCMOS混波器設計，在射頻輸入2.14GHz，低頻1MHz的操作狀態下，混波器雙端輸出的模擬結果得到13.83dB的轉換增益，2.665dBm的IIP3值，9.88dB的雜訊指數。整個電路在3.3V的偏壓下，共消耗了14.766mA的電流，其中主體電路(包含偏壓電路)消耗7.684mA的電流，其餘均為偏壓電路及Buffer所消耗。 0.18um CMOS混波器設計，在射頻輸入2.14GHz，低頻1MHz的操作狀態下，混波器雙端輸出的模擬結果得到11.44dB的轉換增益，4.92dBm的IIP3值，13.78dB的雜訊指數。整個電路在1.8V的偏壓下，共消耗了19.012mA的電流，其中主體電路(包含偏壓電路)消耗12.681mA的電流，其餘均為偏壓電路及Buffer所消耗。