Abstract
VLSI製程技術持續以元件微縮為目標，在CMOS等效氧化層厚度上以被要求微縮至1 nm以下。然而，由於以二氧化矽做為介電層微縮到1.5 nm以下會導致嚴重的漏電流問題，為了元件持續微縮，改採用高介電常數材料取代二氧化矽做為介電層，但高介電材料與矽基板為非理想接面、界面氧化層的增生使EOT微縮不易與載子遷移率下降，皆是使用高介電材料介電層所帶來的一些新挑戰。 實驗第一部分我們使用HfON作為我們的高介電層材料，而在界面層二氧化矽經化學方式成長之後，我們對其作各種不同的鹵素電漿處理，觀察使用電漿處理或者使用不同的電漿處理對高介電層產生的反應，並對界面處造成的影響，研究是否能有效的微縮元件的EOT，並且觀測其在遲滯以及可靠度的變化，我們從實驗結果發現，針對化學氧化層使用電漿處理的這種製程方式，並且經過適當的PDA退火方式，能夠有助於高介電層在結晶相的變化，使得高介電層有更高的介電值，而且可維持住能隙幾乎不變小；其中我的實驗又以使用氯氣電漿來做處理可以得到EOT的有效微縮，相較於不做電漿處理，不會增加過多的漏電流、遲滯值，且可靠度依然不差。 第二部分使用氯氣電漿對化學氧化層做處理，接著在HfON疊完之後，在不破真空的情況下，不同試片分別直接疊氮化鈦或二氧化鈦材料。我們從堆疊不同的鈦化物並搭配PDA的各種條件，發現疊了氮化鈦且不做PDA退火的情況沒辦法有效微縮EOT，但其中漏電流很低；而在其他五種條件含有鈦化物的堆疊，都可以觀察到每個元件的EOT都被有效的微縮了，而其中又以堆疊氮化鈦搭配PDA溫度600 ℃，微縮EOT的效果最為顯著。 第三部份使用原子層沉積機台，成長界面氧化層並且in-situ沉積閘極介電層，用三種不同的方式成長界面氧化層，預期這種in-situ方式能夠在界面氧化層成長完成後，立即沉積閘極介電層，兩製程過程中不接觸外界空氣，進而有效微縮EOT，而我們從實驗中觀察到，使用O2 plasma方式成長界面氧化層的元件，有較低的EOT及比較少的trap，但漏電流較其他元件大。另一部分成長完化學氧化層之後，使用原子層沉積方式沉積介電層時，更改介電層前驅物與水氣每一cycle的比例，做了三種比例調變，想要觀察介電層比例不同時，對元件造成的影響，而我們從實驗中發現，當我們使用Hf:H2O=2:1的參數時，其EOT最低，且trap量也是最少的，可靠度表現也較好。