Abstract
用矽編譯器(silicom Compiler)來合成電路是計算機輔助超大型積體電路中一個重要的課題。它使得快速設計一顆高品質的晶片變得可行。矽譯編器，解譯器(parser)將輸入語言轉成內部表示法。排程器把所有的運算(operation) 排在適當的控制步驟。配置器將所有變數有運算排在特定的硬體，并完成整個資料路徑。但是這個線路如果沒有控制器仍然沒有辨法運用。同時在資料路徑的合成中，如果沒有把控制器的結構加以考慮。則須在控制合成的步驟對排程及配置的結果加以修改，這將使得結果變差，最好是在一開始就決定好控制器的結構。在這篇論文中，我們研究多運算單元特殊功能處理器的控制線路合成，資料路徑、控制及時序設計都將討論。給定一個不考慮目的架構的排序，我們提出一個有效率的演算法來將它轉換，以符合我們的設計，以一個分支位址產生器，一種位址設定技術及一些簡單的硬體，我們可以很效地解決一些麻煩的分支指令，在我們系統中，控制路徑及資料路徑，都是自動產生的。我們用GENESIL 去驗證我們的結果，證明此設計的正確性，并得到23MHZ 的速度。