Abstract
在standard cell layout的設計上，我們提出一種以performance driven的global router。我們提出的演算法最主要的目的，是要儘量減少critical path的delay，並同時要使routing channel density的值降低，以求繞線的結果能均勻分布。剛開始時，先讀入Timber Wolf v6.1佈局後所產生的數個檔案，把此電路的資料轉成圖形上繞線，此圖形是以陣列的方式做為繞線的基礎，而在net topology的繞線中，我們使用Multiple-Component-Growth方式，以期減少channel density，進而改善routability。剛開始先加入feedthrough，以降低channel density和net path length，接著決定net繞線的先後次序，針對critical path及channel density兩者線性組合最大的先繞，以求達到預期的目標。若對Resource Constraint和Timing Constraint不能滿足時，則使用Simulater-Evolution去Rip up及Reroute，而達到改善的空間。 在實驗上我們和TimberWolf v6.1繞線結果做比較，在path length及track數不做太大的改變時，我們的delay結果在許多例子上都比TimberWolf v6.1所繞出來的delay要少，大約平均改善了3%~5%。