Abstract
一個具備有M-可測試性條件的超大型積體電路重複邏輯陣列之並行測試設計的方法,被我們應用於區段FIR 濾波器。首先，我們回顧一下M-可測試性條件, 它們可以保證用最小數目的測試向量, 達到100%的單一細胞錯誤可測試性。M-可測試性比C-可測試性更好, 我們將提出滿足M-可測試性條件, 其所對應出的內建自我測試之架構, 僅須要很小的硬體成本負擔, 即用一個非常簡單且規則的測試產生器和響應分析器, 以及簡單的佈線。我們所用的技術可應用在任意維的重複邏輯陣列，甚至於多種不同型的連接方式，如六邊形或八邊形，並行測試設計的方法是使用真值表擴張的技巧以使非M-可測試性的陣列可以很容易的測試。我們的方法將實作出一個位元層次心縮式陣列的區段FIR 濾波器, 並且可使它們滿足M-可測試性, 而硬體成本負擔只須5.88% 。無論濾波器的階數和區段大小是多少，最後測試整個區段FIR 濾波器的測試向量僅須32個。我們同時發展一套應用特殊功能的電腦輔助設計軟體工具，用於實作易測試的區段F-IR濾波器。因為此軟體工具是應用於特殊功能，所以它也是一套非常高階整合的電腦輔助設計工具。一個使用者僅須設定濾波器輸入字組的大小，區段大小，濾波器的階數，則這個軟體工具會自動產生電路的佈局，並且最合乎使用者所指定的需求。