Abstract
本篇論文將提出一種新型的升壓線路，使得升壓線路幾乎不會受到金氧半導體元件臨界電壓的影響，而使得效能大幅降低。如此一來，在相同的條件之下（面積、層級等等），可以比傳統的升壓線路，擁有更佳的性能以及更高的效率。 而對於快閃式記憶體來說，不論是通道熱載子注入(Channel Hot Electron)或 福樂-諾漢穿隧效應導致電子注入(Fowler Nordheim Tunneling Injection)都需要使用到極高的電壓，並不能隨著輸入電壓的逐漸降低而下降，這是由於快閃式記憶體利用電子進行寫入或擦拭的動作必須藉由高電壓或高電場的條件之下才得以完成。所以對於快閃式記憶體來說，在輸入電壓逐漸降低的情況之下，設計將輸入的低電壓轉換為可以進行寫入或擦拭的高電壓的升壓線路，變得越來越困難，而透過此新型升壓線路，將可以使得快閃式記憶體可以更有效率地獲得夠高的操作電壓。 除了提出新型升壓線路的架構之外，在本篇論文中，還利用CMOS線路切換進行新型升壓線路的改良。同時，也對不同製程下新型升壓線路所必須做的改變加以說明，進而得知改良式新型升壓線路在三層井製程中的真實架構與兩層井製程中所受到的限制。 此外，在改良式新型升壓線路最佳化的過程中，亦加入最佳化後狄克森升壓線路的資料進行比較，而由數據中可得知在絕大多數的情形下，改良式新型升壓線路在效能上都比狄克森升壓線路來得好。尤其在相同電壓電流條件下，改良式升壓線路具有需要較少的電容面積的特色，而這對降低快閃式記憶體的生產成本將有不小的助益。