Abstract
在這篇論文中，我們提出了一個時效導向之現場可程式化閘陣列定位演算 法。由於現場可程式化閘陣列的優點是從有概念到設計再變成產品所花費 的時間很短，可以滿足市場產品設計變化很大，產品生命週期很短，而需 要做成晶片的產品。 @ 現場可程式化閘陣列的另一個優點是改變產品的 原來設計的成本很低，趨近於零。對於需要一再變更設計的原型設計而言 ，在原型晶片設計的初期，可以節省下大筆的研發經費。 @ Xilinx公司 所製造的現場可程式化閘陣列在市場上佔有率最高，所以我們就以Xilinx 公司的XC3000系列的現場可程式化閘陣列做為研究的對象。 @ 我們所提 出的時效導向之現場可程式化閘陣列定位演算法，分為五個步驟來處理定 位的問題。第一部份是做輸入檔的檢查與建表的工作，檢查命名是否合法 ，檢查結構是否滿足，檢查語意是否正確，檢查語法是否合法。 @ 第二 部份是做求出相對的位置，我們首先利用優先法ASAP來做分層的工作，再 接著我們利用雙邊加權最大配對法（bipartite weigh- ted matching algorithm）來做同一層相對位置的求法。 @ 第三部份是找出電路的可 程式化閘陣列結構的較佳外形。先將電路的質量中心與可程式化閘陣列的 質量中心重合。再將突出於可程式 以處理，以滿足可程式化閘陣列的結 構。 第四部份是利用雙邊加權最大配對法（bipartite weighted ma- tching algorithm）將邏輯塊與輸入輸出塊對映到較佳的位置。 @ 第五 部份是將結果轉成邏輯陣列檔輸出形式，然後做定路徑，以求得最後結果 。 @ 我們以十九組的電路做了十次不同的實驗，結果顯示我們使用較少 的時間，卻得到較佳的結果。 In this paper, we propose a performance driven placement method for FPGAs. The proposed system first assigns the levels of the network using as-soon-as-possible method and finds the relative locations by a bipartite weighted matching algorithm. It then searches for the network shape to fit into the given FPGA architecture. Lastly, a bipartite-weighted-matching is performed again to assign cells into the new shape. Our method is able to produce a shorter critical path delay compared to other placement methods. Experimental results on two sets of benchmarks that the proposed system is indeed very effective in minimizing the real delay after routing.