Abstract
近年來數位低功率在通訊和電腦晶片設計有愈來愈重要趨勢，而論文中的絕熱邏輯是其中一種低功率的方法。絕熱的充放電和電能儲存使脈衝絕熱邏輯的熱能消耗降低許多。本論文中，我們提出一種新的電路 ------ 脈衝絕熱電路邏輯（CADL）， 其綜合ADL和SCRL的設計概念，使本論文中的得clock power supply 能以 single-phase 來驅動絕熱式電路。為了印證 CADL，我們設計了一顆 unsigned pipelined 8X8 multiplier，目前經測試已能正常運作。第一章 簡介 現代的晶片設計在低功率及低能量消耗是不可忽略的考量。控q系統、模組、到電路，各個層面均要做最佳化的考量. 本章中所提到的概念，是低功率設計的有效方法。第二章 背景相關主題.本章說明功率和能的意義，及其對電路判斷的標準。此外，也提到絕熱式充放電路的要求和能量重複使用的條件，及一些非理想的特性。第三章先前的研究在本章，介紹了三個電路邏輯，Adiabatic DynamicLogic (ADL) 絕熱電路邏輯，Pulsed Low Power CMOS (PPS-CMOS) 低功率 Pulsed 電源供應之 CMOS電路. Pulsed Power Supply ----- Crosscoupled Differential Logic (PPS - CCDL ) Pulsed 電源供應之 耦合雙輸出電路.第四章 脈衝絕熱電路邏輯 本章說明我們所提出的脈衝絕熱電路邏輯。第五章 陣列式乘法器利用第四章所提出的電路邏輯，我們設計了一顆管列式無號數之8 乘 8位元的陣列式乘法器。第六章 結論 此篇論文中， 我們利用ADL和SCRL的電路觀念，提出的脈衝絕熱動態邏輯（CADL）。為了印證CADL確實能正常的運作，我們設計了一顆乘法器 。Clocked Adiabatic Dynamic Logic ( CADL ) 加了兩個互補的控制信號，但能以 Single - phase 的 clock power supply 運作。此外，ADL中的diode 亦 以一個 MOS 來取代. 晶片於最後測試後發現, 不同的方塊間有脈衝信號變形 Clock Scew ) 的現像, 但我們亦有解決的方法.