Abstract
本文主要在探討，淺溝隔離層(STI： Shallow Trench Isolation)之應力效應對於0.13□m金氧半電晶體(MOSFET)之低頻1/f雜訊特性與其影響。在此研究中，SA定義為閘極邊到汲極邊之STI之距離，而SB為閘極邊到源極邊之STI的距離長短。我們分析當參數SA＝SB (10, 1.2, 0.71□m)，即元件兩邊結構對稱情形下，或是SA為0.71□m，但SB為19.29, 1.69, 0.71□m在不同偏壓情況，對於低頻1/f雜訊之影響。 對於一般元件之尺寸如長寬對1/f雜訊之影響，亦可由實驗結果證實。當NMOS元件之閘極長度縮小時，雜訊為增加;而當元件之寬度增加時元件之雜訊減少。此亦符合Hooge公式之預測。當SA與SB= 10□m對稱時，且ID= 0.5mA，在頻率為100Hz之1/f雜訊強度為8.07×10-17(A2/Hz)，大於SA＝SB= 1.2, 0.71□m時的雜訊強度1.08×10-17, 1.94×10-17(A2/Hz)。推測應力效應降低時，會使遷移率受到擾動的機率增加，所以1/f雜訊隨之增加。此外，使用BSIM3v3之簡化1/f雜訊模型去逼近量測結果，萃取出模型的參數。此外在低電流時，缺陷造成之G-R雜訊較明顯。故簡化的1/f雜訊模型並不能完全代表量測結果。在高電流時，G-R雜訊之影響降低。故可用BSIM3v3中，簡化的1/f雜訊模型來描述。我們推測在簡化模型中加入G-R雜訊的模型，可獲得準確的1/f雜訊模型。由此次實驗可得知以下幾點，在直流特性部分，PMOS元件之SA與SB與gm值及Vth值有其相關性。 探討NMOS之對稱元件，當SA=SB為10mm時，其1/f雜訊強度為最大，而PMOS則是SA=SB為0.71mm為最大，NMOS與PMOS呈現相反的趨勢。這符合隨著NMOS的SA=SB增加而遷移率增加，PMOS為SA=SB增加而遷移率降低的趨勢。所以我們推測當遷移率增加時，其受到遷移率擾動的機率也會增加。反之亦然。 PMOS元件當SA= 0.71mm且另一端閘極邊際至STI距離變短，也就是SB為19.29、1.69、0.71mm，其PMOS元件遷移率會隨之變大。假設遷移率增加時，會提高遷移率擾動的機率，則SB=0.71mm時其1/f雜訊高於SB=19.29、1.69mm，此結果是可以合理的解釋。另外為比較不對稱的SA與SB大小，對1/f雜訊的影響。我們將汲極與源極之偏壓對調，發現從源極加偏壓所測出的1/f雜訊強度，皆大過原本從汲極加入偏壓的情形。因為若改成源極端加入偏壓，來量測1/f雜訊強度。則源極的雜訊經由電晶體放大後再到輸出端輸出，所以從源極加入偏壓的情況下，其1/f雜訊強度都會大過原本從汲極加偏壓的情形。