Abstract
無線通訊積體電路的使用已遍及到各種日常生活的電子產品，由原本有線的傳輸到無線的傳輸已經有非常大的進展，使得通訊積體電路的設計愈來愈受到重視，加上數位訊號處理的技術的大幅提昇，訊號傳送頻率大幅提高也使射頻傳收器的需求日益增加，讓無線的應用更加廣泛，為現代人提供了更方便的生活。 在無線通訊系統日趨成熟之際，各式射頻前端電路已擁有相當穩定的效能，市場取向為主導之下，射頻前端電路成本的降低是必然的趨勢。原本射頻前端電路的設計都是採用具有較佳材料特性的砷化鎵半導體為材料，或是擁有較佳元件特性的雙極性電晶體來設計射頻前端電路。但相對於後端數位處理電路都是使用成本低的互補性金氧半(CMOS)場效電晶體的製程，前端電路的高成本是整個通訊系統的大問題，而且CMOS的製程技術在近年來已經有大幅的提升，並在系統整合的趨勢帶動下，CMOS射頻前端電路逐漸成為設計的主流。 在本論文中以On-chip CMOS低雜訊放大器設計為研究主題，低雜訊放大器在通訊系統中是處理訊號的第一級，放大器電路設計影響了之後訊號的品質，而且以On-chip電感來設計低雜訊放大器也是一項大挑戰。文中將陸續介紹雜訊原理、低雜訊放大器的電路設計、與CMOS電感的模型建立，並將整個低雜訊放大器的設計考量與流程做了詳細的介紹。