Abstract
摘要 本篇論文描述一個操作在2.2V的單晶片CMOS混波器及壓控震盪器設計，主要應用於2.4GHz、ISM頻帶的超外差式接收器架構。設計的電路經由TSMC 0.35μm-CMOS的製程加以實現，並藉由NDL的RFIC高頻量測系統，進行on-wafer電路特性量測。 在混波器設計方面，我們採用Gilbert Cell的架構，但為了降低電壓，並增加線性度，我們採用源極接地對當RF輸入級；而為了增加轉換增益，並增加電路共模排拒比（CMRR），我們採用了雜偶電流鏡當IF輸出級。 在壓控震盪器設計方面，我們採用三級環震盪器架構，為了得到較佳的輸出波形及穩定的輸出功率，我們在每一級延遲單元的雙端輸出間，加上一個限制電晶體；為了降低負載端的變化對震盪器特性的影響，我們在輸出端加了一級本地推動放大器。 MMIC混波器的設計（包括混波器、RF Balun電路、LO Balun電路、及輸出緩衝電路），在射頻輸入2.4GHz，中頻100MHz的操作狀況下，混波器雙端輸出的模擬結果得到11dB的轉換增益，1.5dBm的IIP3值，30dB以上的埠級隔離度；射頻輸入2.4GHz，中頻250MHz的操作狀況下，模擬結果得到4dB的轉換增益，5dBm的IIP3值，以及30dB以上的埠級隔離度，整個電路共消耗54.75mW的功率。 MMIC混波器的量測結果：在射頻輸入2.4GHz，中頻100MHz的操作狀況下，混波器雙端輸出得到-2dB的轉換增益、3dBm的IIP3值、30dB以上的埠級隔離度；射頻輸入2.4GHz，中頻250MHz的操作狀況下，量測結果得到-7dB的轉換增益、4.5dBm的IIP3值、以及30dB以上的埠級隔離度，整個電路消耗61.6mW的功率。 壓控震盪器的設計，在2.2V的操作電壓下，模擬結果得到0.88dBm的震盪功率、2~2.4GHz的頻率可調範圍、及1MHz的偏移頻率下-95dBc/Hz的相位雜訊。 壓控震盪器的量測結果：在2.2V的操作電壓下，我們得到-16dBm的震盪功率（平均值），1.508GHz~1.99GHz的頻率可調範圍，在1MHz的偏移頻率下，相位雜訊表現為-58dBc/Hz。